www.wikidata.de-de.nina.az
Das Serial Peripheral Interface SPI ist ein im Jahr 1987 von Susan C Hill und anderen beim Halbleiterhersteller Motorola heute zu Teilen NXP Semiconductors und ON Semiconductor entwickeltes Bus System Es stellt einen lockeren Standard fur einen synchronen seriellen Datenbus Synchronous Serial Port dar mit dem digitale Schaltungen nach dem Master Slave Prinzip miteinander verbunden werden konnen 1 Ein ahnliches Bus System unter der Bezeichnung Microwire existiert von National Semiconductor Einfacher SPI Bus mit einem SPI Master und SlaveBild 1 SPI Verbindung durch Kaskadierung der SlavesBild 2 SPI SternverbindungBild 3 Datenubertragung bei verschiedenen Einstellungen von CPOL und CPHA 0 Rot 1 Blau Inhaltsverzeichnis 1 Grundlagen 1 1 Eigenschaften 1 2 Protokollablauf und Einstellmoglichkeiten 2 Varianten 3 Weblinks 4 EinzelnachweiseGrundlagen BearbeitenEigenschaften Bearbeiten Die drei gemeinsamen Leitungen an die jeder Teilnehmer angeschlossen ist sind SLK englisch Serial Clock auch SCK oder SCLK wird vom Controller zur Synchronisation ausgegeben POCI peripheral out controller in oder MISO englisch Master Input Slave Output PICO peripheral in controller out oder MOSI englisch Master Output Slave Input In der Industrie gibt es Bemuhungen die Master Slave Terminologie durch neutrale Begriffe zu ersetzen 2 weshalb in vielen neueren Dokumentationen z B den Arduino Pinouts die neueren Namen verwendet werden Manchmal werden die Datenleitungen auch SDO englisch Serial Data Out und SDI englisch Serial Data In genannt wobei die Benennung meistens aus der Sicht des jeweiligen Busteilnehmers erfolgt sodass hier die Leitungen uber Kreuz verbunden werden mussen Statt SDI mit SDI und SDO mit SDO zu verbinden muss jeweils SDI mit SDO der Gegenstelle verbunden werden dd Eine oder mehrere mit logisch 0 aktive Chip Select Leitungen welche alle vom Controller gesteuert werden und von denen je eine Leitung pro Slave vorgesehen ist Diese Leitungen werden je nach Anwendung unterschiedlich mit Bezeichnungen wie CS SS STE oder CE fur Chip Select Slave Select Slave Transmit Enable oder Chip Enabler bezeichnet oft noch in Kombination mit einer Indexnummer zur Unterscheidung Es gibt auch spezielle Anwendungen bei denen sich mehrere Chips eine Leitung teilen siehe Bild 1 Vollduplexfahig Viele Einstellmoglichkeiten wie mit welcher Taktflanke ausgegeben oder eingelesen wird Wortlange Anzahl der Bits die ubertragen werden 3 Ubertragung MSB oder LSB zuerst Unterschiedliche Taktfrequenzen bis in den MHz Bereich sind zulassig Vielfaltige Einsatzmoglichkeiten in Audio und Messanwendungen zur Datenubertragung zwischen Mikrocontrollern Viele Einstellungsmoglichkeiten sind unter anderem deshalb erforderlich weil die Spezifikation fur den SPI Bus in vielen Eigenschaften nicht festgelegt ist wodurch verschiedene zueinander inkompatible Gerate existieren Haufig ist beispielsweise fur jeden angeschlossenen Schaltkreis eine eigene Konfiguration des steuernden Mikrocontrollers Controller des SPI Bus erforderlich Viele Mikrocontroller wie die meisten AVR erlauben uber den SPI Bus eine In System Programmierung kurz auch ISP Protokollablauf und Einstellmoglichkeiten Bearbeiten An den Bus konnen so viele Teilnehmer angeschlossen werden wie Slave Select Leitungen vorhanden sind zuzuglich des genau einen Masters der seinerseits das Clock Signal an SCK erzeugt Der Master legt mit der Leitung Slave Select fest mit welchem Slave er kommunizieren will Wird sie gegen Masse gezogen ist der jeweilige Slave aktiv und lauscht an MOSI bzw legt er seine Daten im Takt von SCLK an MISO Es wird ein Wort vom Master zum Slave und ein anderes Wort vom Slave zum Master transportiert Ein Protokoll fur die Datenubertragung wurde von Motorola zwar nicht festgelegt doch haben sich in der Praxis vier verschiedene Modi durchgesetzt Diese werden durch die Parameter Clock Polarity CPOL und Clock Phase CPHA festgelegt Bei CPOL 0 ist der Clock Idle Low bei CPOL 1 ist der Clock Idle High CPHA gibt nun an bei der wievielten Flanke die Daten ubernommen werden sollen Bei CPHA 0 werden sie bei der ersten Flanke ubernommen nachdem SS auf Low gezogen wurde bei CPHA 1 bei der zweiten Somit werden die Daten bei CPOL 0 und CPHA 0 mit der ersten Flanke ubernommen die nur eine steigende Flanke sein kann Bei CPHA 1 ware es die zweite also eine fallende Flanke Bei CPOL 1 ist es folglich genau andersherum bei CPHA 0 fallende Flanke und bei CPHA 1 steigende Flanke Der Slave legt bei CPHA 0 seine Daten schon beim Herunterziehen von SS an MISO an damit der Master sie beim ersten Flankenwechsel ubernehmen kann Bei CPHA 1 werden die Daten vom Slave erst beim ersten Flankenwechsel an MISO gelegt damit sie beim zweiten Flankenwechsel vom Master ubernommen werden konnen Der Master hingegen legt seine Daten immer zum gleichen Zeitpunkt an meist kurz nach der fallenden Flanke von SCK Mit jeder Taktperiode wird ein Bit ubertragen Beim ublichen Bytetransfer sind also acht Taktperioden fur eine vollstandige Ubertragung notig Es konnen auch mehrere Worte hintereinander ubertragen werden wobei in der Spezifikation nicht festgelegt ist ob zwischen jedem Wort das SS Signal kurz wieder auf High gezogen werden muss Eine Ubertragung ist beendet wenn das Slave Select Signal endgultig auf High gesetzt wird Modes Konstellationen Mode CPOL CPHA0 0 01 0 12 1 03 1 1Varianten BearbeitenSafeSPI ist ein Industriestandard fur SPI in Automobilanwendungen Sein Hauptaugenmerk liegt auf der Standardisierung der Ubertragung von Sensordaten zwischen verschiedenen Geraten 4 Weblinks Bearbeiten nbsp Commons Serial Peripheral Interface Sammlung von Bildern Videos und Audiodateien SPI Serial Peripheral Interface Memento vom 16 Januar 2019 im Internet Archive GrundlagenartikelEinzelnachweise Bearbeiten Patent US4816996 Queued serial peripheral interface for use in a data processing system Angemeldet am 24 Juli 1987 veroffentlicht am 28 Marz 1989 Anmelder Motorola heute z T NXP Semiconductors Erfinder Susan C Hill Joseph Jelemensky Mark R Heene A Resolution to Redefine SPI Signal Names Abgerufen am 13 Januar 2022 amerikanisches Englisch mct de SPI Serial Peripheral Interface 16 Januar 2019 archiviert vom Original am 16 Januar 2019 abgerufen am 21 Oktober 2021 nbsp Info Der Archivlink wurde automatisch eingesetzt und noch nicht gepruft Bitte prufe Original und Archivlink gemass Anleitung und entferne dann diesen Hinweis 1 2 Vorlage Webachiv IABot www mct de FAQ Frequently Asked Questions In SafeSPI Abgerufen am 29 Marz 2022 Abgerufen von https de wikipedia org w index php title Serial Peripheral Interface amp oldid 231993522